بحث

بحث

بيت / Juried Engineering / منتجات أشباه الموصلات
CD4015BE CD4015 CD4015 CMOS مزدوج 4 مراحل سجل التحول الساكنة السجل السجل IC DIP-16 (حزمة 10) in Kuwait CD4015BE CD4015 CD4015 CMOS مزدوج 4 مراحل سجل التحول الساكنة السجل السجل IC DIP-16 (حزمة 10) in Kuwait CD4015BE CD4015 CD4015 CMOS مزدوج 4 مراحل سجل التحول الساكنة السجل السجل IC DIP-16 (حزمة 10) in Kuwait CD4015BE CD4015 CD4015 CMOS مزدوج 4 مراحل سجل التحول الساكنة السجل السجل IC DIP-16 (حزمة 10) in Kuwait CD4015BE CD4015 CD4015 CMOS مزدوج 4 مراحل سجل التحول الساكنة السجل السجل IC DIP-16 (حزمة 10) in Kuwait CD4015BE CD4015 CD4015 CMOS مزدوج 4 مراحل سجل التحول الساكنة السجل السجل IC DIP-16 (حزمة 10) in Kuwait CD4015BE CD4015 CD4015 CMOS مزدوج 4 مراحل سجل التحول الساكنة السجل السجل IC DIP-16 (حزمة 10) in Kuwait CD4015BE CD4015 CD4015 CMOS مزدوج 4 مراحل سجل التحول الساكنة السجل السجل IC DIP-16 (حزمة 10) in Kuwait

CD4015BE CD4015 CD4015 CMOS مزدوج 4 مراحل سجل التحول الساكنة السجل السجل IC DIP-16 (حزمة 10)

KWD 6.500
– 1 +

مميزات خاصة

  • The CD4015B consists of two identical, independent, 4-stage serial-input/parallel-output registers
  • Medium speed operation...12 MHz (typ.) clock rate at VDD – VSS = 10 V, Maximum input current of 1 µA at 18 V over full package-temperature range; 100 nA at 18 V and 25°C
  • Fully static operation, 5-V, 10-V, and 15-V parametric ratings, Noise margin (full package-temperature range) = 1 V at VDD = 5 V 2 V at VDD = 10 V 2.5 V at VDD = 15 V
  • 8 master-slave flip-flops plus input and output buffering, Meets all requirements of JEDEC Tentative Standard No. 13B, "Standard Specifications for Description of 'B' Series CMOS Devices"
  • 100% tested for quiescent current at 20 V, Standardized, symmetrical output characteristics, Example Applications: Serial-input/parallel-output data queueing, Serial to parallel data conversion, General-purpose register

وصف

The CD4015B consists of two identical, independent, 4-stage serial-input/parallel-output registers. Each register has independent CLOCK and RESET inputs as well as a single serial DATA input. "Q" outputs are available from each of the four stages on both registers. All register stages are D-type, master-slave flip-flops. The logic level present at the DATA input is transferred into the first register stage and shifted over one stage at each positive-going clock transition. Resetting of all stages is accomplished by a high level on the reset line. Register expansion to 8 stages using one CD4015B package, or to more than 8 stages using additional CD4015B's is possible.

منتجات شبيهه

{"error":"\u062e\u0637\u0623","cart_limit":"\u0644\u062f\u064a\u0643 \u0627\u0644\u0643\u062b\u064a\u0631 \u0645\u0646 \u0627\u0644\u0645\u0646\u062a\u062c\u0627\u062a \u0641\u064a \u0633\u0644\u0629 \u0627\u0644\u062a\u0633\u0648\u0642 \u0627\u0644\u062e\u0627\u0635\u0629 \u0628\u0643.","prod_limit":"\u0644\u0627 \u064a\u0645\u0643\u0646\u0643 \u0625\u0636\u0627\u0641\u0629 \u0627\u0644\u0645\u0632\u064a\u062f \u0645\u0646 \u0647\u0630\u0627 \u0627\u0644\u0645\u0646\u062a\u062c"}